| 基于门控技术的低功耗串行比较器 |
| |
| 引用本文： | 卢仰坚,吴训威,汪鹏君. 基于门控技术的低功耗串行比较器[J]. 浙江大学学报(理学版), 2002, 29(4): 411-414 |
| |
| 作者姓名： | 卢仰坚 吴训威 汪鹏君 |
| |
| 作者单位： | 1. 浙江大学,信息与电子工程学系,浙江,杭州,310027
2. 宁波大学,电路与系统研究所,浙江,宁波,315211 |
| |
| 基金项目： | 国家自然科学基金资助项目 (6 97730 34 )，浙江省科技厅项目 (0 6 0 1110 0 2 2 ) |
| |
| 摘 要： | 通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析，证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性，PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗，并保持正确的逻辑功能。
|
| 关 键 词： | 门控技术 低功耗设计 串行比较器 时序电路 集成电路 CMOS电路 电路设计 |
| 文章编号： | 1008-9497(2002)04-411-04 |
| 修稿时间： | 2001-06-12 |
Low power serial magnitude comparator based on the Clock-Gating technique |
| |
| LU Yang-jian ,WU Xun-wei ,Wang Peng-jun. Low power serial magnitude comparator based on the Clock-Gating technique[J]. Journal of Zhejiang University(Sciences Edition), 2002, 29(4): 411-414 |
| |
| Authors: | LU Yang-jian WU Xun-wei Wang Peng-jun |
| |
| Affiliation: | LU Yang-jian 1,WU Xun-wei 2,Wang Peng-jun 2 |
| |
| Abstract: | By designing and analyzing the serial magnitude comparators from LSB to MSB and from MSB to LSB respectively, the sequential circuit using the clock-gating technique showed evident character of low power dissipation. Furthermore, PSPICE simulation proved that circuits based on the clock-gating technique can reduce power dissipation effectively, while keeping the correct logic function. |
| |
| Keywords: | clock-gating technique low power serial magnitude comparator |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《浙江大学学报(理学版)》浏览原始摘要信息 |
|
点击此处可从《浙江大学学报(理学版)》下载免费的PDF全文 |
