| 准循环LDPC码低存储量译码器设计与实现 |
| |
| 引用本文： | 徐欢,雷菁,文磊.准循环LDPC码低存储量译码器设计与实现[J].重庆邮电大学学报(自然科学版),2010,22(6):771-774. |
| |
| 作者姓名： | 徐欢 雷菁 文磊 |
| |
| 作者单位： | 国防科技大学,电子科学与工程学院,湖南,长沙,410073;新疆乌鲁木齐21信箱187分箱,新疆,乌鲁木齐,841700;国防科技大学,电子科学与工程学院,湖南,长沙,410073 |
| |
| 摘 要： | 研究了准循环低密度奇偶校验 (quasicyclic low density parity check, QCLDPC) 码及最小和译码算法，设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点，设计了一种低存储量准循环LDPC码的译码结构，详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案，给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9 216、码率为1/2的准循环LDPC码译码器。FPGA（field programmable gate array）实现结果表明，与传统译码结构相比，该译码结构可节省约30%的存储空间，在性能与实现复杂度间取得了较好的平衡。
|
| 关 键 词： | 准循环LDPC码 归一化最小和算法 现场可编程门阵列(FPGA)实现 |
| 收稿时间： | 7/6/2009 12:00:00 AM |
Design and implementation of a memory efficient QC-LDPC code decoder |
| |
| XU Huan,LEI Jing,WEN Lei.Design and implementation of a memory efficient QC-LDPC code decoder[J].Journal of Chongqing University of Posts and Telecommunications,2010,22(6):771-774. |
| |
| Authors: | XU Huan LEI Jing WEN Lei |
| |
| Institution: | School of Electronic Science & Engineering, National University of Defense Technology, Changsha 410073, P.R.China |
| |
| Abstract: | |
| |
| Keywords: | QC-LDPC code normalized min-sum algorithm FPGA(field programmable gate array) implement |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《重庆邮电大学学报(自然科学版)》浏览原始摘要信息 |
| 点击此处可从《重庆邮电大学学报(自然科学版)》下载免费的PDF全文 |
|
