| 6.25 Gb/s快速锁定时钟数据恢复电路 |
| |
| 引用本文： | 钟威,刘尧,陈书明.6.25 Gb/s快速锁定时钟数据恢复电路[J].微电子学,2016,46(4):454-457, 462. |
| |
| 作者姓名： | 钟威 刘尧 陈书明 |
| |
| 作者单位： | 国防科学技术大学, 长沙 410073,国防科学技术大学, 长沙 410073,国防科学技术大学, 长沙 410073 |
| |
| 基金项目： | 国家自然科学基金资助项目(61434007,61376109) |
| |
| 摘 要： | 基于65 nm CMOS工艺,设计了一种6.25 Gb/s时钟数据恢复电路(CDR)。该CDR采用基于相位插值的双环结构和带有快速锁定算法的2阶积分环路实现,支持半速、全速、倍速3种工作模式。其抖动传输带宽在2~7 MHz范围内可调,相位插值精度为2.8°,DNL为1.1°,INL为5.6°。在频差为1.0×10-3时,其锁定速度较传统CDR提高了1倍以上,可应用于满足PCI-E、RAPIDIO协议、短期爆发性传输数据的高速串行接口领域。
|
| 关 键 词： | 时钟数据恢复 高速串行接口 相位插值 快速锁定 |
A 6.25 Gb/s Quick-Lock Clock and Data Recovery Circuit |
| |
| ZHONG Wei,LIU Yao and CHEN Shuming.A 6.25 Gb/s Quick-Lock Clock and Data Recovery Circuit[J].Microelectronics,2016,46(4):454-457, 462. |
| |
| Authors: | ZHONG Wei LIU Yao and CHEN Shuming |
| |
| Institution: | National University of Defense Technology, Changsha 410073, P. R. China,National University of Defense Technology, Changsha 410073, P. R. China and National University of Defense Technology, Changsha 410073, P. R. China |
| |
| Abstract: | |
| |
| Keywords: | |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
| 点击此处可从《微电子学》下载免费的PDF全文 |
|
