| 驱动复杂RLC互连树的逻辑门延时 |
| |
| 引用本文： | 董刚,杨银堂,李跃进.驱动复杂RLC互连树的逻辑门延时[J].半导体学报,2004,25(8):1036-1040. |
| |
| 作者姓名： | 董刚 杨银堂 李跃进 |
| |
| 作者单位： | 西安电子科技大学微电子研究所,西安,710071;西安电子科技大学微电子研究所,西安,710071;西安电子科技大学微电子研究所,西安,710071 |
| |
| 摘 要： | 提出了一个用于估计RL C互连树驱动点导纳的闭端等效π模型,并将其用于驱动复杂RL C互连树的逻辑门延时的估计中.与其他方法相比,它具有结构简单、精度较高的特点
|
| 关 键 词： | 逻辑门延时 RLC互连树 驱动点导纳 |
| 文章编号： | 0253-4177(2004)08-1036-05 |
| 修稿时间： | 2003年8月5日 |
Delay of Logic Gate Driving Large RLC Interconnect Tree |
| |
| Dong Gang,Yang Yintang and Li Yuejin.Delay of Logic Gate Driving Large RLC Interconnect Tree[J].Chinese Journal of Semiconductors,2004,25(8):1036-1040. |
| |
| Authors: | Dong Gang Yang Yintang and Li Yuejin |
| |
| Abstract: | |
| |
| Keywords: | delay of logic gate RLC interconnect tree driving point admittance |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
| 点击此处可从《半导体学报》下载免费的PDF全文 |
|
