选择性外延隔离P^+多晶硅栅PMOSFET |
| |
作者姓名: | 凌浩 熊大菁 |
| |
作者单位: | 清华大学微电子研究所,清华大学微电子研究所 北京 100084,北京 100084 |
| |
摘 要: | 在离子注入埋层的硅片上,以SiO_2层为掩膜和隔离,生长了选择性外延(SEG)单晶硅层,并在此外延层上制作了P~+掺杂的多晶硅栅PMOSFET。浅源漏结的P~+多晶硅栅PMOSFET是使用一次离子注入同时完成栅与源漏的掺杂注入,并由低温退火与快速热退火完成杂质的再分布推进。测试结果表明PMOSFET的短沟道效应明显减小。
|
关 键 词: | PMOSFET 单晶硅层 隔离 硅栅 掺杂 |
本文献已被 CNKI 维普 等数据库收录! |
|