| 一种基于ATPG的ASIC前端验证环境的构建 |
| |
| 引用本文： | 程文青,赵宇,夏晓菲.一种基于ATPG的ASIC前端验证环境的构建[J].微电子学与计算机,2004,21(6):190-193. |
| |
| 作者姓名： | 程文青 赵宇 夏晓菲 |
| |
| 作者单位： | 华中科技大学,电子与信息工程系,武汉,430074 |
| |
| 基金项目： | 美国combrio公司合作的“同步光纤网络(SONET)数据报文监控/分类系统(POSMonitor)”。 |
| |
| 摘 要： | 文章提出了一种基于自动测试向量生成(ATPG)的ASIC前端验证环境的构建方案，方案整合C，TCL和Verilog HDL语言，有着良好的实用性和可扩展性。同时通过使用此验证环境，成功开发并流片成功三块总计约200万门的ASIC芯片。
|
| 关 键 词： | 专用集成电路 前端验证 总线功能模型 |
| 文章编号： | 1000-7180(2004)06-190-04 |
| 修稿时间： | 2003年11月18 |
The Design and Implementation of An ATPG-based ASIC Former Verification Environment |
| |
| CHENG Wen-qing,ZHAO Yu XIA Xiao-fei.The Design and Implementation of An ATPG-based ASIC Former Verification Environment[J].Microelectronics & Computer,2004,21(6):190-193. |
| |
| Authors: | CHENG Wen-qing ZHAO Yu XIA Xiao-fei |
| |
| Abstract: | This paper brings forward a building scheme of atpg-based ASIC verification environment. It has integrated C, TCL and Verilog HDL languages to achieve good practicability and expansibility. By using this verification environment, we successfully design and sign off 3 chips that add up to about 2 million gates. |
| |
| Keywords: | Application Specific Integrated Circuit Front End Verification Bus Function Module |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
