| 层次化时钟网络设计研究 |
| |
| 引用本文： | 刘辉华,刘振,李蜀霞,何春,饶全林.层次化时钟网络设计研究[J].微电子学与计算机,2008,25(11). |
| |
| 作者姓名： | 刘辉华 刘振 李蜀霞 何春 饶全林 |
| |
| 作者单位： | 1. 电子科技大学,电子科学技术研究院,四川,成都,610054
2. 中石化江苏油田计算中心,江苏,南京,210046 |
| |
| 摘 要： | 层次化设计是复杂芯片开发所采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.文中针对一款复杂SoC系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键难点,并提出了有效的解决方案.实验结果表明,该设计方案可以迅速达到时钟树收敛,提高设计效率.
|
| 关 键 词： | SoC 时钟树综合 时钟预算 层次化 信号完整性 |
Hierarchical Clock Trees Design Analysis |
| |
| LIU Hui-hua,LIU Zhen,LI Shu-xia,HE Chun,RAO Quan-lin.Hierarchical Clock Trees Design Analysis[J].Microelectronics & Computer,2008,25(11). |
| |
| Authors: | LIU Hui-hua LIU Zhen LI Shu-xia HE Chun RAO Quan-lin |
| |
| Abstract: | Hierarchical design,a bottom-up flow that is the main method used in complex IC.Also clock trees synthesis faces some untraceable difficulties along with hierarchical design.The paper analyzes some key points aimed at hierarchical clock trees synthesis in a complicated SoC.Practise indicats that convergence hierarchical clock trees can be achieved rapidly by the solution researched in this paper,also the efficiency. |
| |
| Keywords: | SoC clock trees synthesis clock estimation hierarchical signal integrity |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
