| 嵌入式存储器容错方案可靠性评估 |
| |
| 引用本文： | 支天,杨海钢,蔡刚,秋小强.嵌入式存储器容错方案可靠性评估[J].微电子学,2015,45(2):275-280. |
| |
| 作者姓名： | 支天 杨海钢 蔡刚 秋小强 |
| |
| 作者单位： | 中国科学院电子学研究所, 北京 100190;中国科学院大学, 北京 100190,中国科学院电子学研究所, 北京 100190,中国科学院电子学研究所, 北京 100190,中国科学院电子学研究所, 北京 100190 |
| |
| 基金项目： | 国家自然科学基金资助项目(61204045,61271149)；中国科学院、国家外国专家局创新团队国际合作伙伴计划资助课题(2013ZX03006004) |
| |
| 摘 要： | 随着工艺节点的不断降低,存储器的软错误率呈指数趋势上升,容错技术已成为存储器设计中的重要环节。依据美国NASA Rosetta实验数据,对错误检纠错码(EDAC: Error Detection and Correction)和不同的在线刷新模式组成的多种容错方案进行可靠性建模与量化评估,提出了不同工艺节点下嵌入式存储器容错技术选择的判据方法。在地面单粒子模拟实验中进行验证,结果表明,该方法预测的失效率评估结果与实验测试结果的平均偏差约为10.3%。
|
| 关 键 词： | 可靠性评估 容错技术 嵌入式存储器 |
| 收稿时间： | 2014/2/25 0:00:00 |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
| 点击此处可从《微电子学》下载免费的PDF全文 |
|
