| 基于相位噪声的锁相环IP核选择判据 |
| |
| 引用本文： | 李丽,胡永华,高明伦.基于相位噪声的锁相环IP核选择判据[J].微电子学与计算机,2002,19(11):1-4. |
| |
| 作者姓名： | 李丽 胡永华 高明伦 |
| |
| 作者单位： | 合肥工业大学微电子设计研究所,合肥,230009 |
| |
| 基金项目： | 国家自然科学基金资助项目(69876010)，安徽省自然科学基金资助项目(98324021)，高等学校博士点专项科研基金项目(98035901) |
| |
| 摘 要： | 文章针对给定相位噪声为高斯分布和多高斯分布的情况，从相位噪声角度提出了选择锁相环IP（Intellectual Property)核的判据，理论计算结果通过了相位噪声软件仿真环境的验证，为深亚微米芯片设计理论的提升和完善做了有益的尝试。
|
| 关 键 词： | 相位噪声 锁相环 IP核 选择判据 超大规模集成电路 |
| 修稿时间： | 2002年1月15日 |
The Selection Criterion of PLL IP Core Based on Jitter |
| |
| LI Li,HU Yong-hua,GAO Ming-lun.The Selection Criterion of PLL IP Core Based on Jitter[J].Microelectronics & Computer,2002,19(11):1-4. |
| |
| Authors: | LI Li HU Yong-hua GAO Ming-lun |
| |
| Abstract: | On the consideration of jitter with gaussian distribu-tion and multi-gaussian distribution,a criterion from jitter point for selecting of PLL IP Core is proposed in this paper.The result of the theoretical calculation has passed the validation of the jitter simulation environment.It is a sort of benefit attempt to upgrade and perfect the deep sub-micrometer theory on VLSI design. |
| |
| Keywords: | Jitter PLL(Phase Lock Loop) Selection Criterion |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
