| 基于神经网络的逻辑门NBTI退化建模与计算 |
| |
| 引用本文： | 卿健,张珀菁,郭海霞,李小进,孙亚宾,石艳玲.基于神经网络的逻辑门NBTI退化建模与计算[J].微电子学,2019,49(5):713-717. |
| |
| 作者姓名： | 卿健 张珀菁 郭海霞 李小进 孙亚宾 石艳玲 |
| |
| 作者单位： | 华东师范大学 电子工程系, 上海 200241,华东师范大学 电子工程系, 上海 200241,华东师范大学 电子工程系, 上海 200241,华东师范大学 电子工程系, 上海 200241,华东师范大学 电子工程系, 上海 200241,华东师范大学 电子工程系, 上海 200241 |
| |
| 基金项目： | 国家自然科学基金资助项目(61574056,61204038) |
| |
| 摘 要： | 提出了基于神经网络的逻辑门退化延迟模型。根据逻辑门延迟数据特征,采用神经网络BP算法,对仿真样本数据进行训练,获得7种基本逻辑门延迟退化计算方法以及网络模型参数。基于45 nm CMOS工艺进行验证,模型计算值与Spice仿真数据的误差不超过5%。在此基础上,提出NBTI效应下的电路路径延迟退化计算流程,并编写计算程序,对基本逻辑门构成的任意组合逻辑电路(ISCAS85)进行NBTI退化分析,获得路径时序的NBTI退化量。采用该模型,可在电路设计阶段预测电路时序,为高性能、高可靠性数字集成电路的设计提供重要依据。
|
| 关 键 词： | NBTI效应 逻辑电路 退化延迟模型 神经网络 |
| 收稿时间： | 2018/12/27 0:00:00 |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
| 点击此处可从《微电子学》下载免费的PDF全文 |
|
