|
|||||
|
|
| 一种数据时钟恢复电路的研究与设计 | |
| 引用本文： | 周玮,周叶,杨品一.一种数据时钟恢复电路的研究与设计[J].微电子学,2011,41(6). |
| 作者姓名： | 周玮 周叶 杨品一 |
| 作者单位： | 1. 中国移动通信集团内蒙古有限公司,呼和浩特,010010 2. 中兴通讯股份有限公司南京研究所,南京,210012 3. 武警北京指挥学院,北京,100012 |
| 摘 要： | 提出了一种支持双数据率的数据时钟恢复电路,对电路中的鉴相器、环路滤波器、压控振荡器等进行了详细的分析研究和设计.基于0.18μm CMOS工艺,在电源电压1.8V下对电路进行仿真.仿真结果显示,电路在2.7 Gb/s和1.62 Gb/s随机流下的抖动峰峰值分别为14 ps和12ps,功耗为80 mW.测试结果显示,时钟恢复电路在2.7 Gb/s和1.62 Gb/s随机流下的抖动峰峰值分别为38 ps和27 ps. |
| 关 键 词： | 锁相环 数据时钟恢复电路 抖动 相位噪声 压控振荡器 |
Design of a Clock and Data Recovery Circuit |
|
| ZHOU Wei , ZHOU Ye , YANG Pinyi.Design of a Clock and Data Recovery Circuit[J].Microelectronics,2011,41(6). | |
| Authors: | ZHOU Wei ZHOU Ye YANG Pinyi |
| Institution: | ZHOU Wei1,ZHOU Ye2,YANG Pinyi3(1.Neimenggu Co.,Ltd,China Mobile Group,Hohehot 010010,P.R.China,2.Nanjing Research Institute,Zhongxing Telecom Equipment Corp..Nanjing 210012,3.Command College of Chinese People's Armed Police Force,Beijing 100012,P.R.China) |
| Abstract: | |
| Keywords: | Phase locked loop Clock and data recovery circuit Jitter Phase noise Voltage controlled oscillator |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |