|
|||||
|
|
| FPGA技术挑战更低功耗、更小工艺尺寸节点 | |
| 引用本文： | Michael Santarini. FPGA技术挑战更低功耗、更小工艺尺寸节点[J]. 电子设计技术, 2006, 13(9): 54-56,58,60 |
| 作者姓名： | Michael Santarini |
| 摘 要： | 尽管FPGA厂商看到了65nm工艺节点上性能、密度和单门价格优势的诱惑,但FPGA业界仍要面对解决低功耗运行这种艰苦而无尽头的任务。 |
| 关 键 词： | FPGA技术 低功耗运行 工艺尺寸 节点 ASIC 器件 |
FPGAs balance lower power, smaller nodes drip by drip |
|
| Micheal Santarini. FPGAs balance lower power, smaller nodes drip by drip[J]. EDN China, 2006, 13(9): 54-56,58,60 | |
| Authors: | Micheal Santarini |
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |