| 低功耗异或门的设计 |
| |
| 引用本文： | 张爱华,夏银水.低功耗异或门的设计[J].浙江大学学报(理学版),2008,35(4):409-411. |
| |
| 作者姓名： | 张爱华 夏银水 |
| |
| 作者单位： | 宁波大学电路与系统研究所,浙江,宁波315211 |
| |
| 基金项目： | 国家自然科学基金
,
浙江省自然科学基金
,
浙江省宁波市自然科学基金 |
| |
| 摘 要： | 在分析了现有典型的异或门电路的基础上，提出了基于传输管逻辑的低功耗异或门的设计．电路实现了内部节点信号的全摆幅，使之具有较强的驱动能力，且避免了后级反相器中亚阈功耗的产生，实现了电路的低功耗．在5、3．3、1．8V电源下，经PSPICE在0．24μm工艺下模拟，与已发表的异或门电路设计相比，新提出的电路功耗和功耗延迟积的改进分别高达36．5％和68．0％，说明本文设计的异或门电路在功耗和延迟方面具有优势．
|
| 关 键 词： | 低功耗 异或门 传输管 全摆幅 低功耗 异或门 电路设计 design gate 优势 功耗延迟积 改进 电路功耗 模拟 工艺 PSPICE 电源 中亚 反相器 驱动能力 全摆幅 信号 节点 电路实现 |
LOW Power XOR gate design |
| |
| ZHANG Ai-hua,XIA Yin-shui.LOW Power XOR gate design[J].Journal of Zhejiang University(Sciences Edition),2008,35(4):409-411. |
| |
| Authors: | ZHANG Ai-hua XIA Yin-shui |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《浙江大学学报(理学版)》浏览原始摘要信息 |
| 点击此处可从《浙江大学学报(理学版)》下载免费的PDF全文 |
