| 嵌入式微处理器的高层总线缓冲模型 |
| |
| 引用本文： | 吴旭凡,凌明,杨军.嵌入式微处理器的高层总线缓冲模型[J].电路与系统学报,2006,11(5):132-135. |
| |
| 作者姓名： | 吴旭凡 凌明 杨军 |
| |
| 作者单位： | 东南大学,国家专用集成电路系统工程技术研究中心,江苏,南京,210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 本文针对嵌入式微处理器结构特征,提出了一种高层总线缓冲模型.随后根据提出的缓冲模型设计仿真算法,并根据实际的设备行为进行抽样统计分析,实现了带有缓冲设备的高层动态仿真.结果显示高层的仿真结果反映了实测电路级仿真的数据趋势,具有很好的一致性,证明了高层模型及仿真的有效性.
|
| 关 键 词： | 高层模型 嵌入式微处理器 缓冲 总线带宽 |
| 文章编号： | 1007-0249（2006）05-0132-04 |
| 收稿时间： | 2004-07-05 |
| 修稿时间： | 2004-08-16 |
Bus buffer model and simulation in embedded microprocessor |
| |
| WU Xu-fan,LING Ming,YANG Jun.Bus buffer model and simulation in embedded microprocessor[J].Journal of Circuits and Systems,2006,11(5):132-135. |
| |
| Authors: | WU Xu-fan LING Ming YANG Jun |
| |
| Abstract: | In allusion to the characteristics of the embedded microprocessor structure, a high-level bus buffer model is presented. Then a dynamic simulation algorithm is constructed based on the model. The simulation parameters are sampled and statistical analyzed based on the real system. The high-level simulation results indicate that the preferable veracity is get, and verify the high-level model and the simulation method at the same time. |
| |
| Keywords: | high-level model embedded microprocessor buffer bus bandwidth |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
