| 一种10位160 MS/s采样保持电路的设计 |
| |
| 引用本文： | 龙善丽,白涛,唐兴刚,张紫乾.一种10位160 MS/s采样保持电路的设计[J].微电子学,2010,40(6). |
| |
| 作者姓名： | 龙善丽 白涛 唐兴刚 张紫乾 |
| |
| 摘 要： | 设计了一种用于流水线型A/D转换器的10位160 MS/s CMOS采样保持器.电路采用电容翻转式结构,以及运用增益提高技术(gain-boosting)的折叠式共源共栅放大器,以满足高速、高精度的要求;优化采样电容和运算放大器指标,以保证噪声容限和线性指标;优化辅助运放,从而保证运放的稳定性.HSPICE仿真结果表明,在78.83 MHz输入信号、160.34 MHz工作频率下,输出信号的无杂散动态范围为77.3 dB.
|
| 关 键 词： | 采样保持电路 电荷重分配 折叠式共源共栅放大器 |
Design of a 1.8 V 10-Bit 160 MS/s CMOS Sample-and-Hold Circuit |
| |
| LONG Shanli,BAI Tao,TANG Xinggang,ZHANG Ziqian.Design of a 1.8 V 10-Bit 160 MS/s CMOS Sample-and-Hold Circuit[J].Microelectronics,2010,40(6). |
| |
| Authors: | LONG Shanli BAI Tao TANG Xinggang ZHANG Ziqian |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
