| 高速高集成MOS电流并行乘法器 |
| |
| 引用本文： | 唐政. 高速高集成MOS电流并行乘法器[J]. 固体电子学研究与进展, 1988, 0(4) |
| |
| 作者姓名： | 唐政 |
| |
| 作者单位： | 清华大学微电子学研究所 |
| |
| 摘 要： | <正> 一、引言 乘法是数字信号处理系统的一个基本操作,可用于滤波,相关处理和距离测量等,尤其在实时信号处理系统中迫切需要高速度高集成乘法器。目前已有各种不同类型的乘法器报导。本文提出一种MOS电流型逻辑(CML Current-Mode Logic),并给出它在全加器,与门乃至乘法器设计中的应用。
|
A Fast and Dense MOS Current-Mode Parallel Multiplier |
| |
| Abstract: | In this paper, we propose a new MOS current-mode full-adder cell, based on which a 8×8-bit MOS current-mode parallel multiplier is designed. Experiments and SPICE simulations show that the MOS current-mode full adder and multiplier have advantages of high-speed and high-density. |
| |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ |
|
