| 基于CPLD的多次重触发存储测试系统设计 |
| |
| 引用本文： | 巩林萍,靳鸿,祖静.基于CPLD的多次重触发存储测试系统设计[J].电子设计工程,2009,17(12). |
| |
| 作者姓名： | 巩林萍 靳鸿 祖静 |
| |
| 作者单位： | 中北大学仪器科学与动态测试教育部重点实验室,山西,太原,030051 |
| |
| 摘 要： | 提出一种基于CPLD的多次重触发存储测试系统设计方案,详细介绍系统硬件设计以及CPLD内部控制原理.并时CPLD控制电路仿真.该系统体积小、功耗低,能够实时记录多次重触发信号,每次信号记录均有负延迟,读取出数据时,无需程序调整,即可准确复现记录波形,因此重触发技术在存储测试系铳中的应用具有重要意义.
|
| 关 键 词： | CPLD 多次重触发:存储 测试 波形仿真 |
Design of multiple re-trigger memory test system based on CPLD |
| |
| GONG Lin-ping,JIN Hong,ZU Jing.Design of multiple re-trigger memory test system based on CPLD[J].Electronic Design Engineering,2009,17(12). |
| |
| Authors: | GONG Lin-ping JIN Hong ZU Jing |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
