| 并行CRCC及其在可编程逻辑器件上的实现 |
| |
| 引用本文： | 钟宇,龚向东.并行CRCC及其在可编程逻辑器件上的实现[J].南昌大学学报(理科版),2000,24(2):165-170. |
| |
| 作者姓名： | 钟宇 龚向东 |
| |
| 作者单位： | 1. 招商银行南昌支行,江西,南昌,330006
2. 南昌大学,计算机系,江西,南昌,330029 |
| |
| 摘 要： | 介绍一个具有并行处理功能的循环冗余校编码器（ＣＲＣＣ）的逻辑设计，该并行ＣＲＣＣ的硬件结构采用硬件描述语言（ＨＤＬ）描述，并用一片大容量可编程逻辑器件（ＣＰＬＤ）实现。与串行ＣＲＣＣ相比，并行ＣＲＣＣ的编码速度可大大提高。
|
| 关 键 词： | 可编程逻辑器件 并行CRCC 循环冗余校验编码器 |
| 修稿时间： | 1999-11-09 |
A PARALLEL CYCLIC REDUNDANCY CHECK CODER AND ITS IMPLEMENTATION ON A CPLD CHIP |
| |
| Zhong Yu,Gong Xiangdong.A PARALLEL CYCLIC REDUNDANCY CHECK CODER AND ITS IMPLEMENTATION ON A CPLD CHIP[J].Journal of Nanchang University(Natural Science),2000,24(2):165-170. |
| |
| Authors: | Zhong Yu Gong Xiangdong |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
