| 0.35μm CMOS 8.5GHz 1∶8分频器的设计 |
| |
| 引用本文： | 陆建华,王志功,田磊,陈海涛,谢婷婷,陈志恒,董毅,谢世钟.0.35μm CMOS 8.5GHz 1∶8分频器的设计[J].半导体学报,2003,24(4). |
| |
| 作者姓名： | 陆建华 王志功 田磊 陈海涛 谢婷婷 陈志恒 董毅 谢世钟 |
| |
| 作者单位： | 1. 东南大学射频与光电集成电路研究所,南京,210096
2. 清华大学电子工程系,北京,100084 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 实现了一个基于触发器结构用0.35μm CMOS工艺实现的1∶8分频器.它由3级1∶2 分频器单元组成,其中第一级为动态分频器,决定了整个芯片的性能,第二、三级为静态分频器,在低频下能稳定工作.分频器采用源极耦合逻辑电路,并在传统的电路结构上进行改进,提高了电路的性能.测试的结果表明,芯片工作速率超过8.5GHz,工作带宽大于2GHz.电路在3.3V电源电压下工作,每个1∶2分频器单元的功耗约为11mW,面积为35μm×50μm.该芯片可应用于高速射频或光电收发机系统中.
|
| 关 键 词： | 分频器 触发器 CMOS 集成电路 |
An 8.5GHz 1∶8 Frequency Divider in 0.35μm CMOS Technology |
| |
| Lu Jianhua,Wang Zhigong,Tian Lei,Chen Haitao,Xie Tingting,Chen Zhiheng,Dong Yi,Xie Shizhong.An 8.5GHz 1∶8 Frequency Divider in 0.35μm CMOS Technology[J].Chinese Journal of Semiconductors,2003,24(4). |
| |
| Authors: | Lu Jianhua Wang Zhigong Tian Lei Chen Haitao Xie Tingting Chen Zhiheng Dong Yi Xie Shizhong |
| |
| Abstract: | An 1∶8 frequency divider is designed and realized in a 0.35μm standard CMOS technology.The chip consists of three stages of 1∶2 divider cells,which are constructed with source couple logic (SCL) flip-flops.By revising the traditional topology of SCL flip-flop,a divider with better performances is got.The results of measurement show that the whole chip achieves the frequency division at more than 8.5GHz.Each 1∶2 divider consumes about 11mW from a 3.3V supply.The divider can be used in RF and optic-fiber transceivers and other high-speed systems. |
| |
| Keywords: | frequency divider flip-flop CMOS IC |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
| 点击此处可从《半导体学报》下载免费的PDF全文 |
|
