算术逻辑运算单元的设计与仿真 |
| |
引用本文: | 方卓红,曲英杰.算术逻辑运算单元的设计与仿真[J].科技信息,2009(33):I0059-I0059,I0023. |
| |
作者姓名: | 方卓红 曲英杰 |
| |
作者单位: | 青岛科技大学信息科学技术学院,山东青岛266061 |
| |
摘 要: | 本文利用Verilog硬件描述语言并采用结构化建模方法设计了一个算术逻辑运算单元,并对其进行了仿真测试。该算术逻辑运算单元的字长为32位,能够实现加法、减法、逻辑与、逻辑或四种运算,并产生相关的标志位。仿真结果表明该算术逻辑运算单元的功能是正确的。
|
关 键 词: | 集成电路设计 算术逻辑运算单元 Verilog硬件描述语言 结构化建模 仿真 |
本文献已被 维普 等数据库收录! |
|