| 可调节型低抖动时钟占空比稳定电路的设计 |
| |
| 引用本文： | 周启才,吴俊,郭良权.可调节型低抖动时钟占空比稳定电路的设计[J].微电子学,2014(1):74-77,91. |
| |
| 作者姓名： | 周启才 吴俊 郭良权 |
| |
| 作者单位： | 江南大学 物联网工程学院, 江苏 无锡 214122;中国电子科技集团公司 第五十八研究所, 江苏 无锡 214035;中国电子科技集团公司 第五十八研究所, 江苏 无锡 214035;西安电子科技大学 微电子学院, 西安 710071;江南大学 物联网工程学院, 江苏 无锡 214122;中国电子科技集团公司 第五十八研究所, 江苏 无锡 214035 |
| |
| 摘 要： | 介绍了一种用于高速流水线ADC双沿采样的时钟占空比稳定电路。在传统占空比稳定电路的基础上,增加含连续时间积分器的反馈环路,并设计了时钟周期检测电路,同时可通过SPI配置积分器的参考电压,在片外调节芯片制造过程中产生的误差,并在前端增设一个高增益带宽时钟放大器,用来放大幅度很小(Vp-p<100 mV)的差分输入时钟信号。电路采用0.18 μm 1.8 V 1P5M CMOS工艺,可对频率范围为50~250 MHz、占空比范围为10% ~ 90%的输入时钟进行稳定调节,时钟峰-峰值抖动约为0.3 ps @ 250 MHz。
|
| 关 键 词： | 占空比稳定电路 时钟抖动 连续时间积分器 A/D转换器 |
Design of an Adjustable Low-Jitter Clock Duty Cycle Stabilizer Circuit |
| |
| ZHOU Qicai,WU Jun and GUO Liangquan.Design of an Adjustable Low-Jitter Clock Duty Cycle Stabilizer Circuit[J].Microelectronics,2014(1):74-77,91. |
| |
| Authors: | ZHOU Qicai WU Jun and GUO Liangquan |
| |
| Institution: | School of IoT Engineering, Jiangnan University, Wuxi, Jiangsu 214122, P.R.China;No.58 Research Institute, China Electronics Technology Group Corp., Wuxi, Jiangsu 214035, P.R.China;No.58 Research Institute, China Electronics Technology Group Corp., Wuxi, Jiangsu 214035, P.R.China;School of Microelec., Xidian University, Xi''an 710071, P.R.China;School of IoT Engineering, Jiangnan University, Wuxi, Jiangsu 214122, P.R.China;No.58 Research Institute, China Electronics Technology Group Corp., Wuxi, Jiangsu 214035, P.R.China |
| |
| Abstract: | |
| |
| Keywords: | Duty cycle stabilizer (DCS) Clock jitter Continuous-time integrator A/D converter |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《微电子学》浏览原始摘要信息 |
| 点击此处可从《微电子学》下载免费的PDF全文 |
|
