| 高速浮点乘法器设计 |
| |
| 引用本文： | 吴金,应征. 高速浮点乘法器设计[J]. 电路与系统学报, 2005, 10(6): 6-11 |
| |
| 作者姓名： | 吴金 应征 |
| |
| 作者单位： | 1. 东南大学,无锡分校,江苏,南京,210096
2. 东南大学,微电中心,江苏,南京,210096 |
| |
| 摘 要： | 设计了一种符合IEEE-754标准的32bits高速CMOS浮点乘法器.该乘法器采用MBA算法和基于4:2 compressor的树型结构完成Carry Save形式的部分积压缩,再由高速Carry Select加法器求得乘积.电路设计采用了新型的高速加法运算单元.乘法器采用0.35(m制程,内含19,197个晶体管.3.3V工作电压下(室温),乘法器延迟时间为3.807ns,功耗为107mW@100MHz.
|
| 关 键 词： | 乘法器 |
| 文章编号： | 1007-0249（2005）06-0006-05 |
| 收稿时间： | 2003-06-25 |
| 修稿时间： | 2005-09-20 |
Design of high speed floating-multiplier |
| |
| WU Jin,YING Zheng. Design of high speed floating-multiplier[J]. Journal of Circuits and Systems, 2005, 10(6): 6-11 |
| |
| Authors: | WU Jin YING Zheng |
| |
| Abstract: | |
| |
| Keywords: | Modified booth algorithm 4:2 Compressor round full adder |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
