| 一个5-bit 4 GS/s的插值型模数转换器设计 |
| |
| 引用本文： | 彭勇,路祥,唐鹤.一个5-bit 4 GS/s的插值型模数转换器设计[J].电子与封装,2015(6):28-31. |
| |
| 作者姓名： | 彭勇 路祥 唐鹤 |
| |
| 作者单位： | 电子科技大学电子薄膜与集成器件国家重点实验室,成都,610054 |
| |
| 摘 要： | 设计了一款5-bit 4 GS/s的电阻插值型模数转换器(ADC),由预放大器阵列、高速比较器和编码器模块组成。定量分析了预放大器阵列的带宽和增益对ADC性能的影响,选取了最优的预放大器阵列结构,采样保持电路则选择了分布式采样,并采用电流逻辑模(CML)的比较器和编码电路。基于TSMC 65 nm工艺下进行仿真:在4 GHz的采样频率下,输入信号为200 MHz时,有效位数(ENOB)为4.85,SNDR为30.97,系统功耗为85 m W。
|
| 关 键 词： | 高速ADC 电阻插值 失调电压 |
A 5-bit 4 GS/s Interpolation ADC |
| |
| PENG Yong,LU Xiang,TANG He.A 5-bit 4 GS/s Interpolation ADC[J].Electronics & Packaging,2015(6):28-31. |
| |
| Authors: | PENG Yong LU Xiang TANG He |
| |
| Abstract: | |
| |
| Keywords: | high-speed ADC resistor interpolation offset voltage |
| 本文献已被 万方数据 等数据库收录！ |
|
