| 薄膜全耗尽SOICMOS器件和电路 |
| |
| 引用本文： | 孙海锋,刘新宇,海潮和.薄膜全耗尽SOICMOS器件和电路[J].半导体学报,2001,22(7):947-950. |
| |
| 作者姓名： | 孙海锋 刘新宇 海潮和 |
| |
| 作者单位： | 中国科学院微电子中心,北京100029 |
| |
| 摘 要： | 对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟道边缘出现空洞 (V oids) ,采用了注 Ge硅化物工艺 ,源漏方块电阻约为5 .2Ω /□ .经过工艺流片 ,获得了性能良好的器件和电路 .其中当工作电压为 5 V时 ,0 .8μm 10 1级环振单级延迟为 45 ps
|
| 关 键 词： | SOICMOS器件 全耗尽 双栅 注Ge硅化物 |
| 文章编号： | 0253-4177(2001)07-0947-04 |
| 修稿时间： | 2000年7月7日 |
Fully-Depleted SOI CMOS Devices and Circuits |
| |
| Abstract: | |
| |
| Keywords: | SOI CMOS device fully depleted double gate Ti SALICIDE using Ge preamorphization |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
| 点击此处可从《半导体学报》下载免费的PDF全文 |
|
