采用SD数多值运算电路设计的RSA加密处理器

为了实现RSA公钥加密处理的高速化,本文提出了一种采用SD(Signed—Digit)数运算的,适合于LSI处理的多值硬件算法在RSA加密处理中,必须进行字长特别长的运算。本算法由于采用了四进制SD数体制来反复进行加法运算,因而可以进行高速处理。另外,根据本算法还提出了采用微程序控制方式的,适用于LSI的加密处理器的设计方法,为了从原理上论证该处理器,还采用二值TTL逻辑元件试制出了实现16比特加密处理的处理器样品。而且,以2μmCMOSLSI为前提,应用电子线路分析程序SPICE2对采用本算法设计出的加密处理LSI进行模拟,从而对其进行了综合评价。在处理字长为512比特的消息时,加密速度为60千比特/秒,与采用同样方法的二进制数算法相比较,运算速度可以提高八倍以上。除此之外,由于在该处理器中采用了大约十万个晶体管,因此,可以完全地集成在一块芯片上。