基于FPGA的阵列雷达矩阵算法研究

针阵列雷达矩阵运算中的两种最具有代表性的矩阵求逆与线性方程组求解进行详细分析与方法实现。针对复杂的大数据量的矩阵运算，采用传统中央处理器(CPU)串行计算方式会大量引起的消耗大量CPU资源与时间的问题，提出了一种采用CPU+现场可编程门阵列(FPGA)硬件加速实现异构计算的方法。该方法为算法移植到FPGA芯片实现，针对循环迭代的串行计算，利用FPGA丰富的逻辑资源实现并行执行，利用FPGA内置的寄存器与随机存取存储器(RAM)资源实现大量的中间变量的缓存，利用FPGA内置的硬核数字信号处理器(DSP)资源实现数学计算加速，从而达到节约计算时间，节省CPU资源消耗的目的。开展基于FPGA硬件实现的高性能矩阵并行计算技术的研究，以满足高性能矩阵计算的高维、实时性和高精度等技术指标。实验结果表明采用基于CPU+FPGA硬件芯片的异构计算的时间小于原本单纯采用CPU计算的时间，且随着矩阵维度的增加即计算的复杂性与计算量的增加差异越明显。