| 一种高性能CMOS采样/保持电路 |
| |
| 引用本文： | 罗阳,杨华中.一种高性能CMOS采样/保持电路[J].微电子学,2005,35(6):658-661. |
| |
| 作者姓名： | 罗阳 杨华中 |
| |
| 作者单位： | 清华大学,电子工程系,电路与系统教研室,北京,100084 |
| |
| 基金项目： | 中国科学院资助项目，国家科技攻关项目 |
| |
| 摘 要： | 介绍了一种高性能CMOS采样/保持电路.该电路在3 V电源电压下,60 MHz采样频率时,输入直到奈奎斯特频率仍能够达到90 dB的最大信号谐波比(SFDR)和80 dB的信噪比(SNR).电路采用全差分结构、底板采样、开关栅电压自举(bootstrap)和高性能的增益自举运算放大器.采用0.18 μm CMOS工艺库,对电路进行了Hspice仿真验证.结果表明,整个电路消耗静态电流5.8 mA.
|
| 关 键 词： | 采样/保持电路 开关栅电压自举 增益自举运算放大器 |
| 文章编号： | 05033(2005)06-0658-04 |
| 收稿时间： | 2005-01-17 |
| 修稿时间： | 2005-01-172005-04-18 |
A High Performance CMOS Sample and Hold Circuit |
| |
| LUO Yang,YANG Hua-zhong.A High Performance CMOS Sample and Hold Circuit[J].Microelectronics,2005,35(6):658-661. |
| |
| Authors: | LUO Yang YANG Hua-zhong |
| |
| Institution: | Circuits and Systems Lab, Dept. of Electronic Engineering, Tsinghua University, Beijing 100084, P, R, China |
| |
| Abstract: | |
| |
| Keywords: | CMOS |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
