| 用于DSP的双端口、多路可变L1 D-cache设计 |
| |
| 引用本文： | 贾迪,何虎,孙义和.用于DSP的双端口、多路可变L1 D-cache设计[J].微电子学与计算机,2009,26(2). |
| |
| 作者姓名： | 贾迪 何虎 孙义和 |
| |
| 作者单位： | 清华大学微电子学研究所清华信息科学与技术国家实验室,北京,100084 |
| |
| 摘 要： | 提出了一个用于高性能嵌入式DSP(Digital Signal Processor)的L1数据高速缓存(Level 1 D-cache)设计.它采用组关联(set-associative)结构,并且具有双端口、多路可变等特点.在设计中,实现了一系列优化技术,以满足高性能嵌入式EISP访问数据的需要,并提高访问的能量效率.为了验证复杂的L1数据高速缓存控制器,提出了一个系统级的仿真模型,并且介绍了相应的验证策略.实验结果表明,该L1数据高速缓存的缺失率和缺失代价比没有采用优化技术的设计分别降低了约5%和20%;验证策略能够有效地提高验证效率,缩短验证时间.
|
| 关 键 词： | L1数据高速缓存 双端口 多路可变 验证策略 |
A Dual-ported Variable-way L1 D-cache for DSP |
| |
| JIA Di,HE Hu,SUN Yi-he.A Dual-ported Variable-way L1 D-cache for DSP[J].Microelectronics & Computer,2009,26(2). |
| |
| Authors: | JIA Di HE Hu SUN Yi-he |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
