高速串行接口全链路有效抖动模型与测试相干分析

接口带宽是5G、AI、云计算等信息系统核心芯片的关键属性。简单扩展传输通道数目可成倍增加传输带宽，但封装与连接器引脚增加会导致结构难题，密集的互连线会恶化串扰，高速串行接口技术必不可少。在过去的10多年中，高速串行接口在传输速度和体系架构上有飞跃式的进步，从10G发展至112G/224G，这要求对传输过程中各种非理想因素的建模和分析更加精细，业界为此建立了一套全新的方法学。抖动是高速串行接口设计和应用中最大的挑战之一，本文从全链路视角介绍超高速串行接口的有效抖动模型，并给出测试方法，为高速系统设计提供参考与指导。