首页 | 本学科首页   官方微博 | 高级检索  
     检索      

低功耗AES S盒的ASIC设计与实现
引用本文:曾永红,邹雪城,刘政林,雷鑑铭.低功耗AES S盒的ASIC设计与实现[J].微电子学,2007,37(4):610-614.
作者姓名:曾永红  邹雪城  刘政林  雷鑑铭
作者单位:华中科技大学,电子科学与技术系,超大规模集成电路与系统研究中心,武汉,430074
基金项目:国家高技术研究发展计划(863计划);华中科技大学基金重点项目
摘    要:S盒是高级加密标准(AES)硬件实现的关键,消耗了AES电路的大部分功耗。提出了一种基于合成域的异步流水线结构,以降低整个S盒的功耗。在电路实现中,电平敏感锁存器被插入数据通道中,以屏蔽动态竞争的传播。一种新的异步握手单元H-element组成的锁存控制器用来控制锁存器的开启和关闭。该S盒电路是一款采用0.25μm CMOS工艺的ASIC,较之合成域S盒电路,版图仿真结果表明,该电路以适宜的面积代价实现了低功耗。该电路可应用在诸如智能卡、无线传感器网络(WSN)节点芯片的嵌入式AES加密引擎中。

关 键 词:S盒  专用集成电路  高级加密标准  合成域  异步流水线
文章编号:1004-3365(2007)04-0610-05
修稿时间:2007-01-08

ASIC Design and Implementation of Low-Power AES S-Box
ZENG Yong-hong,ZOU Xue-cheng,LIU Zheng-lin,LEI Jian-ming.ASIC Design and Implementation of Low-Power AES S-Box[J].Microelectronics,2007,37(4):610-614.
Authors:ZENG Yong-hong  ZOU Xue-cheng  LIU Zheng-lin  LEI Jian-ming
Abstract:
Keywords:S-box  ASIC  Advanced encryption standard  Composite field  Asynchronous pipeline
本文献已被 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号