|
|||||
|
|
| SystemVerilog简介 | |
| 引用本文： | 夏宇闻.SystemVerilog简介[J].中国集成电路,2006,15(2):40-50. |
| 作者姓名： | 夏宇闻 |
| 作者单位： | 北京航空航天大学 |
| 摘 要： | 美国电气和电子工程师协会(IEEE)最近(2005年11月9日)批准了Syst emVeri l og硬件描述语言的新标准。新标准是为了适应日益复杂的系统芯片(SoC)设计在原Veri l og-2001的基础上扩展的。按新标准开发的EDA工具必将大幅度地提高SoC的设计和验证效率。本文对新标准的扩展做了简要的介绍,希望引起国内IC设计界对这种功能强大语言的重视。 |
| 关 键 词： | SystemVerilog Verilog硬件描述语言 简介 IC设计 EDA工具 系统芯片 标准 工程师 SoC 大幅度 |
| 本文献已被 CNKI 维普 等数据库收录！ | |