应用于NRZI码时钟和数据恢复的CMOS模拟锁相环设计技术 |
| |
引用本文: | 徐勇,徐志军,赵斐,潘亮.应用于NRZI码时钟和数据恢复的CMOS模拟锁相环设计技术[J].中国集成电路,2003(2). |
| |
作者姓名: | 徐勇 徐志军 赵斐 潘亮 |
| |
作者单位: | 解放军理工大学通信工程学院 中电华大集成电路设计中心 |
| |
摘 要: | 本文介绍一种应用于 NRZI 码时钟和数据恢复(Clock and Data Recovery---CDR)的 CMOS 模拟锁相环(Phase Locked Loop---PLL)设计技术。该技术方案应用面广,在综合生成多种输出频率的同时,进一步还可以应用于 NRZI 码(None-Return-Zero of Invert Code)流同步时钟的提取与恢复。经 HSPICE 仿真,该电路具有功耗低,相位抖动小,抗电源噪声能力强的特点。
|
本文献已被 维普 等数据库收录! |
|