| 计数器的VHDL设计与实现 |
| |
| 引用本文： | 王凤英,崔国玮,邸建红,颉新春.计数器的VHDL设计与实现[J].现代电子技术,2007,30(9):114-116. |
| |
| 作者姓名： | 王凤英 崔国玮 邸建红 颉新春 |
| |
| 作者单位： | 1. 内蒙古科技大学,信息工程学院,内蒙古包头,014010
2. 石家庄铁道学院,河北石家庄,050043 |
| |
| 摘 要： | 介绍了具有使能和清零作用的一位十六进制计数器的组成及其工作原理,论述了基于VHDL语言和FPGA芯片的数字系统的设计思想和实现过程,应用Max PlusⅡ10.1工具软件和EDA实验箱实现了计数器的功能。通过对设计结果的系统仿真波形分析,验证了计数器设计的正确性。
|
| 关 键 词： | 计数器 分频器 数码管 |
| 文章编号： | 1004-373X（2007）09-114-03 |
| 收稿时间： | 2006-09-11 |
| 修稿时间： | 2006年9月11日 |
VHDL Design and Realization of Counter |
| |
| WANG Fengying,CUI Guowei,DI Jianhong,JI Xinchun.VHDL Design and Realization of Counter[J].Modern Electronic Technique,2007,30(9):114-116. |
| |
| Authors: | WANG Fengying CUI Guowei DI Jianhong JI Xinchun |
| |
| Abstract: | |
| |
| Keywords: | VHDL FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
