| DRM系统信道编码器模块实现研究 |
| |
| 引用本文： | 陈伟 邓纶晖 陈远知. DRM系统信道编码器模块实现研究[J]. 北京广播学院学报, 2005, 12(3): 54-62 |
| |
| 作者姓名： | 陈伟 邓纶晖 陈远知 |
| |
| 作者单位： | 中国传媒大学数字化工程中心,北京100024 |
| |
| 摘 要： | 本文依据ETSI 颁布的DRM系统标准,分别基于FPGA、普通DSP和VLIW DSP三种不同硬件平台实现了DRM系统信道编码器模块,并对基于三种不同硬件平台的实现进行比较分析.
|
| 关 键 词： | DRM系统 信道编码 可删除卷积编码 DSP FPGA |
| 文章编号： | 1007-8819（2005）03-0054-08 |
| 收稿时间： | 2005-06-07 |
Study of Channel Encoder Module for DRM Broadcasting System |
| |
| CHEN Wei, DENG Lun-hui, CHEN Yuan-zhi. Study of Channel Encoder Module for DRM Broadcasting System[J]. Journal of Beijing Broadcasting Institute(Science and Technology), 2005, 12(3): 54-62 |
| |
| Authors: | CHEN Wei DENG Lun-hui CHEN Yuan-zhi |
| |
| Abstract: | According to the DRM Standard released by the ETSI, three approaches are described to channel encoder for the DRM system in this paper. The three hardware platforms are built on FPGA, general DSP and VLIW DSP. A comparison is made among the three designs in this paper. |
| |
| Keywords: | DRM system channel encoder punctured convolutional encoding DSP FPGA |
| 本文献已被 维普 等数据库收录！ |
