首页 | 本学科首页   官方微博 | 高级检索  
     检索      

一种25 MS/s高精度采样保持器的设计
引用本文:余涵,张晓林.一种25 MS/s高精度采样保持器的设计[J].微电子学,2007,37(1):85-88,96.
作者姓名:余涵  张晓林
作者单位:北京航空航天大学,电子信息工程学院,北京,100083
摘    要:介绍了一种高精度采样保持器。密勒电容反馈的引入,使等效保持电容大大增加,从而有效地抑制了模拟开关的电荷注入效应带来的采样误差;设计大共模输入范围的高增益带宽积的放大器,以提高信号差模输入范围和精度;采用由分频器组成的准采样电路,避免了保持输出信号的抖动对后级电路(如ADC的比较器)的影响。设计采用TSMC 0.25μm 3.3 V CMOS工艺,仿真结果表明,该采样比较器在全范围输入1.1 MHz,采样率25 MS/s时,单音主杂比高于56 dB;全范围输入110 kHz,采样率10 MS/s时则高达近80 dB。

关 键 词:采样保持器  密勒电容反馈  共模输入范围  准采样  单音主杂比
文章编号:1004-3365(2007)01-0085-04
修稿时间:2006-06-082006-08-28

A 25 MS/s High Precision Sample-and-Hold Circuit
YU Han,ZHANG Xiao-lin.A 25 MS/s High Precision Sample-and-Hold Circuit[J].Microelectronics,2007,37(1):85-88,96.
Authors:YU Han  ZHANG Xiao-lin
Institution:Dept. of Electronic Engineering, Beihang University, Beijing 100083, P. R, China
Abstract:
Keywords:Sample-and-hold circuits  Miller capacitor feedback  ICMR  Quasi-sample  SFDR
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号