基于CORDIC算法2K点FFT处理器的硬件设计 |
| |
引用本文: | 赵宇翔,陈咏恩.基于CORDIC算法2K点FFT处理器的硬件设计[J].集成电路应用,2004(5):39-42. |
| |
作者姓名: | 赵宇翔 陈咏恩 |
| |
作者单位: | [1]同济大学中德学院 [2]通信软件及专用集成电路设计中心 |
| |
摘 要: | 本文讨论了采用FPGA硬件实现高速实时2K点FFT处理器的设计方案。选择了将基4和基2分解揉合的DIF算法作为实现算法。并采用CORDIC算法代替传统的乘法-累加单元,使得FFT中的三角函数计算只需加减和移位操作来实现。整个处理器采用流水线结构,并且有两个RAM分别轮流作为输入缓存和每一级的中间运算结果存储器。
|
关 键 词: | 基4/2 FPGA硬件 FFT处理器 DIF算法 CORDIC算法 流水线结构 |
本文献已被 维普 等数据库收录! |
|