|
|||||
|
|
| 关于如何规避PCB测试点对半导体器件静电损伤的隐患 | |
| 引用本文： | 方玉胡. 关于如何规避PCB测试点对半导体器件静电损伤的隐患[J]. 电子产品世界, 2017, 0(12): 56-57,60. DOI: 10.3969/j.issn.1005-5517.2017.11.015 |
| 作者姓名： | 方玉胡 |
| 摘 要： | 本文主要对控制器在静电损伤故障中,关于设计方面,如何规避静电损伤问题,从PCB的特殊部位入手,通过设计上的改进,规避控制器因半导体器件的布局不合理,进而导致主板半导体失效的问题.从PCB设计着手,通过结合生产流程、安装流程、设备工装等影响因素,从实际出发,大幅减少控制器制造过程中的ESD和EOS问题. |
how to avoid the PCB test point on the semiconductor device electrostatic damage risk |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |