首页 | 本学科首页   官方微博 | 高级检索  
     检索      

DVB-T中多速率DDC的设计与FPGA实现
引用本文:赖琳晖, 雷奥, 李小进, 赖宗声, 孙卓,.DVB-T中多速率DDC的设计与FPGA实现[J].电子器件,2008,31(5).
作者姓名:赖琳晖  雷奥  李小进  赖宗声  孙卓  
作者单位:1. 华东师范大学微电子电路与系统研究所,上海,200062
2. 华东师范大学纳光电集成与先进装备教育部工程研究中心,上海,200062
基金项目:上海市经委信息办项目,上海市科委资助项目,上海市重点学科建设项目
摘    要:针对DVB-T标准ETSI EN 300 744 V1.5.1,设计了可用于DVB-T接收整机的多速率DDC模块,并在FPGA中仿真实现.在复用数字振荡混频模块的基础上,根据输入信号的不同带宽(6M/8MHz)选择不同的抽取滤波器组完成抽取因子为3或4的多速率处理任务,利用两级半带滤波器(HBF)级联完成4倍抽取滤波,单级奈奎斯特滤波器完成3倍抽取滤波.

关 键 词:数字下变频  多速率  半带滤波器  多相滤波

Design and FPGA Implementation of Multirate DDC in DVB-T
LAI Lin-hui,LEI Ao,LI Xiao-jin,LAI Zong-sheng,SUN Zhuo.Design and FPGA Implementation of Multirate DDC in DVB-T[J].Journal of Electron Devices,2008,31(5).
Authors:LAI Lin-hui  LEI Ao  LI Xiao-jin  LAI Zong-sheng  SUN Zhuo
Institution:LAI Lin-hui1,LEI Ao1,LI Xiao-jin1,LAI Zong-sheng1,SUN Zhuo21.IMCS,East China Normal University,Shanghai 200062,China,2.Engineering Research Center for Nanophotonics & Advanced Instrument,Ministry of Education
Abstract:Based on DVB-T criterion ETSI EN 300 744 V1.5.1,we designed a multirate DDC which can be used in DVB-T,and then implemented in FPGA.Two modes share the Numerical Control Oscillator.The choice of using which Decimation Filter depends on the inputs:If the bandwidth of input signal is 6MHz,the decimation factor is 4.If the bandwidth of input signal is 8MHz,the decimation factor is 3.In the whole designed system,the main modules are completed by using cascaded Half-Band-Fileter and Nyquiest Filter.
Keywords:DVB-T
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《电子器件》浏览原始摘要信息
点击此处可从《电子器件》下载免费的PDF全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号