|
|||||
|
|
| 基于NIOSⅡ的CPU调试系统设计技术研究 | |
| 引用本文： | 陈庆伟,高金山,王亚庭,董晨.基于NIOSⅡ的CPU调试系统设计技术研究[J].微电子学与计算机,2008,25(5):99-104. |
| 作者姓名： | 陈庆伟 高金山 王亚庭 董晨 |
| 作者单位： | 北京交通大学,北京,100044 |
| 基金项目： | 北京交通大学校科研和教改项目 |
| 摘 要： | 对基于FPGA的CPU设计,研究了其调试系统的设计和实现.运用TestBench测试理念和设计思想,采用IP软核和自定义Avalon外设技术,以NIOS Ⅱ软核作为控制核心,实现了对基于FPGA的CPU设计进行调试的功能. |
| 关 键 词： | NIOS CPU设计 调试 TestBench Avalon |
| 文章编号： | 1000-7180(2008)05-0099-05 |
| 修稿时间： | 2007年6月20日 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |