| 利用Mentor高层次综合技术(Catapult Synthesis)快速实现复杂DSP算法 |
| |
| 引用本文： | 游余新.利用Mentor高层次综合技术(Catapult Synthesis)快速实现复杂DSP算法[J].中国集成电路,2007(5). |
| |
| 作者姓名： | 游余新 |
| |
| 作者单位： | Mentor Graphics 明导(上海)电子科技有限公司 |
| |
| 摘 要： | 为了满足产品上市时间和功能丰富性的要求,越来越多的先进设计公司开始提高设计的抽象层次进行复杂的DSP硬件设计,从RTL级提高到C/C ,以保持产品的持续领先地位.Mentor Graphics的高层次综合工具(Catapult Synthesis)是第一个综合标准的ANSI C 的产品,它可无误地生成针对ASIC/FPGA的高质量RTL代码,且速度比手工编码的快10-20倍.本文以FIR的实现为例,利用Catapult Synthesi s快速探索不同的设计架构,快速地找到性能、面积和功耗之间折衷的最佳实现方案,使得真正的IP复用成为可能,并以图表方式给出不同约束下的面积、延迟和吞吐率(36、3、1时钟周期)的性能,同时提供了集成的验证和综合流程,极大地提高了设计效率.
|
| 关 键 词： | 高层次综合 Catapult Synthesis 验证 IP复用 DSP 吞吐率 |
Implement complex DSP Algorithm rapidly by Mentor High level Synthesis tool (Catapult Synthesis) |
| |
| Mentor Graphics.Implement complex DSP Algorithm rapidly by Mentor High level Synthesis tool (Catapult Synthesis)[J].China Integrated Circuit,2007(5). |
| |
| Authors: | Mentor Graphics |
| |
| Abstract: | |
| |
| Keywords: | High Level Synthesis Verification IP Reuse DSP Throughput |
| 本文献已被 CNKI 维普 等数据库收录！ |
