| 利用改善的静态隐含策略加速等价性验证 |
| |
| 引用本文： | 卢永江,竺红卫,严晓浪,葛海通.利用改善的静态隐含策略加速等价性验证[J].电路与系统学报,2005,10(3):47-51. |
| |
| 作者姓名： | 卢永江 竺红卫 严晓浪 葛海通 |
| |
| 作者单位： | 浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027 |
| |
| 基金项目： | 国家自然科学基金资助项目(90207002) |
| |
| 摘 要： | 随着近年来高效SAT(Satisfiability)求解算法提出，SAT已成为集成电路形式验证方法中重要引擎之一。但在运用SAT验证时需将电路结构转化为成OR-AND两级逻辑描述，丢失了电路的拓扑信息。本文利用改善的静态隐含策略来提取有用子句作为预处理，来加快验证过程。本文算法在原有静态隐含技术的基础上，引入了关联节点隐含及隐含过程加速策略。给出的ISCAS85电路的实验结果表明算法的有效性。
|
| 关 键 词： | SAT 静态隐含 关联节点隐含 加速策略 |
| 文章编号： | 1007-0249(2005)03-0047-05 |
| 修稿时间： | 2004年10月18 |
Enhancing sat-based equivalence checking with improved static implications |
| |
| LU Yong-jiang,Zhu Hong-wei,YAN Xiao-lang,GE Hai-tong.Enhancing sat-based equivalence checking with improved static implications[J].Journal of Circuits and Systems,2005,10(3):47-51. |
| |
| Authors: | LU Yong-jiang Zhu Hong-wei YAN Xiao-lang GE Hai-tong |
| |
| Abstract: | |
| |
| Keywords: | SAT static implications correlative signal implications speedup strategy |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
