| 一种1.8 V低功耗2 GHz预分频电路的设计 |
| |
| 引用本文： | 马绍宇, 韩雁,.一种1.8 V低功耗2 GHz预分频电路的设计[J].电子器件,2008,31(3):894-897. |
| |
| 作者姓名： | 马绍宇 韩雁 |
| |
| 作者单位： | 浙江大学微电子与光电子研究所,杭州,310027;浙江大学微电子与光电子研究所,杭州,310027 |
| |
| 摘 要： | 描述了一个应用于高集成度2 GHz频率综合器的预分频电路的设计,预分频电路中D触发器采用了源极耦合逻辑电路结构,可以提高电路工作频率,同时有效减小开关噪声和电路功耗.预分频电路采用TSMC 0.25 μm IPSM CMOS工艺实现,Spectre仿真表明,在1.8 V的电源电压下,经过优化的预分频电路能够在各种工艺条件和温度下正常工作,整体功耗为6.2 mw(单个D触发器功耗仅为1.8 mW),满足手持设备的要求.
|
| 关 键 词： | 频率综合器 预分频电路 源极耦合逻辑 D触发器 低功耗 |
| 文章编号： | 1005-9490(2008)03-0894-04 |
| 修稿时间： | 2007年5月2日 |
Design of A 1.8 V Low Power 2 GHz Prescaler |
| |
| MA Shao-yu,HAN Yan.Design of A 1.8 V Low Power 2 GHz Prescaler[J].Journal of Electron Devices,2008,31(3):894-897. |
| |
| Authors: | MA Shao-yu HAN Yan |
| |
| Institution: | MA Shao-yu,HAN Yan(Institute of Microelectronics , Photoelectronics,Zhejiang University,Hangzhou 310027,China) |
| |
| Abstract: | |
| |
| Keywords: | frequency synthesizer prescaler source coupled logic D flip-flop low power |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
| 点击此处可从《电子器件》下载免费的PDF全文 |
|
