| 基于Nios Ⅱ的三片ADC并行采集系统的设计 |
| |
| 引用本文： | 宁洪,王洪.基于Nios Ⅱ的三片ADC并行采集系统的设计[J].实验科学与技术,2007,5(6):20-22,144. |
| |
| 作者姓名： | 宁洪 王洪 |
| |
| 作者单位： | 电子科技大学电子工程学院,成都,610054 |
| |
| 摘 要： | 多片ADC芯片并行时间交替采样能有效地提高系统的采样速率。但由于多种因素的影响,多个ADC通道间存在失配误差,严重降低了采集系统的性能。文章提出了一种多片ADC拼接系统的实现方法,该方法采用NiosⅡ软核计算出多个ADC通道间的误差,并在FPGA后端校正输出高速、高精度的数字信号。
|
| 关 键 词： | 时间交替 增益误差 偏置误差 时间误差 Nios Ⅱ软核 |
| 文章编号： | 1672-4550（2007）06-0020-04 |
| 收稿时间： | 2007-04-10 |
| 修稿时间： | 2007年4月10日 |
Designing Three - chip ADC Parallel Acquisition System Based on Nios Ⅱ |
| |
| NING Hong,WANG Hong.Designing Three - chip ADC Parallel Acquisition System Based on Nios Ⅱ[J].Experiment Science & Technology,2007,5(6):20-22,144. |
| |
| Authors: | NING Hong WANG Hong |
| |
| Abstract: | The sample-rate can be increased effectively by individual slow ADCs.However,due to certain reasons,channel mismatches will happen in this system,which will increasingly degrade the performance of the whole ADC system.This thesis presents a realization method of mosaic system of multi-chip ADC.In this realization,Nios II is used to calculate the errors between multi-chip ADC channels,and digital signals with high speed and high precision are outputted through FPGA correcting. |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
