|
|||||
|
|
| 侧面高阻釉对ZnO压敏防雷芯片电性能的影响 | |
| 引用本文： | 庞驰,叶翠,费自豪,张雷.侧面高阻釉对ZnO压敏防雷芯片电性能的影响[J].电子元件与材料,2013(9):23-25. |
| 作者姓名： | 庞驰 叶翠 费自豪 张雷 |
| 作者单位： | 贵州大学材料与冶金学院;贵阳高新益舸电子有限公司 |
| 基金项目： | 贵阳市科技型中小企业创新基金资助项目(No.筑科合同[2012201]43号);贵阳市高新区中小企业创新基金资助项目(No.GXCX2012-0070) |
| 摘 要： | 为了抑制压敏防雷芯片边缘低熔点元素在烧结过程中的挥发,在芯片侧面涂覆不同配方高阻釉,研究其对压敏防雷芯片电性能的影响。结果表明:涂覆了高阻釉的芯片组分均匀性得以提高、缺陷减少,样品的8/20μs大电流耐受能力提高;在1 000 mA工频电流作用下,芯片的熔穿点位于芯片中部铜电极区,利于热脱离机构动作,从而提高芯片的暂态过电压耐受能力。 |
| 关 键 词： | 高阻釉 ZnO压敏陶瓷 防雷芯片 电性能 压敏电压 暂态过电压 |
| 本文献已被 CNKI 等数据库收录！ | |