|
|||||
|
|
| 过孔刻蚀工艺优化对过孔尺寸减小的研究 | |
| 引用本文： | 李田生,陈旭,谢振宇,徐少颖,闵泰烨,张学智. 过孔刻蚀工艺优化对过孔尺寸减小的研究[J]. 液晶与显示, 2014, 29(5): 674 |
| 作者姓名： | 李田生 陈旭 谢振宇 徐少颖 闵泰烨 张学智 |
| 作者单位： | 李田生:北京京东方光电科技有限公司，北京 100176 陈旭:北京京东方光电科技有限公司，北京 100176 谢振宇:北京京东方光电科技有限公司，北京 100176 徐少颖:北京京东方光电科技有限公司，北京 100176 闵泰烨:北京京东方光电科技有限公司，北京 100176 张学智:北京京东方光电科技有限公司，北京 100176 |
| 基金项目： | via hole minimize(No.10S_VHM) |
| 摘 要： | 为了适应TFT-LCD小型化与窄边框化以及在面板布线精细化的趋势,提高工艺设计富裕量以及增加面板的实际利用率,之前做过钝化层沉积工艺优化来减小液晶面板阵列工艺中连接像素电极与漏极的过孔尺寸的研究。本文在此基础上进行过孔刻蚀工艺的优化,从而最终达到进一步减小过孔尺寸实现TFT-LCD小型化与窄边框化的趋势。通过设计实验考察了影响过孔大小刻蚀主要影响因素(功率、压强、气体比率、刻蚀速率选择比)。实验结果表明,在薄膜沉积优化的基础上可使过孔的尺寸再降低10%~20%。对其进行了良率检测与工艺稳定性评价,最终获得了过孔尺寸减小的方案,并成功导入到产品生产中,从而提高了产品品质。 |
| 关 键 词： | 钝化层 刻蚀 过孔 |
| 收稿时间： | 2014-01-01 |
Improvement research of via hole minimized by via hole etch conditions |
|
| Abstract: | |
| Keywords: | passivation layer etch via hole |
| 本文献已被 CNKI 等数据库收录！ | |