| BESⅢ主触发系统VME机箱快控制插件的设计 |
| |
| 引用本文： | 司孝平,赵棣新,刘振安.BESⅢ主触发系统VME机箱快控制插件的设计[J].佳木斯大学学报,2006,24(2):238-241. |
| |
| 作者姓名： | 司孝平 赵棣新 刘振安 |
| |
| 作者单位： | [1]华北水利水电学院,河南郑州450011 [2]中科院高能所,北京100039 |
| |
| 摘 要： | 提出了“可预置计数限的计数逻辑”和“有暂停控制的双向计数器逻辑”，解决了VME总线主板所能处理的中断的频率与输入信号脉冲的频率不匹配的难题，消除了某些信号与系统时钟异步造成的准稳态；所设计的插件实现了VME总线程控流水线式发中断的功能．
|
| 关 键 词： | VME总线 仿真 |
| 文章编号： | 1008-1402（2006）02-0238-04 |
| 收稿时间： | 2005-12-06 |
| 修稿时间： | 2005年12月6日 |
Design of VME Crate Fast Control Board for BESⅢ Main Trigger System |
| |
| SI Xiao-ping,ZHAO Di-xin,LIU Zhen-an.Design of VME Crate Fast Control Board for BESⅢ Main Trigger System[J].Journal of Jiamusi University(Natural Science Edition),2006,24(2):238-241. |
| |
| Authors: | SI Xiao-ping ZHAO Di-xin LIU Zhen-an |
| |
| Institution: | 1 .North China Institute of Water Conservancy and Hydroelectric Power, Zhengzhou, 450011, China ;2. Institute of High Energy Physics, Chinese Academy of Sciences,Beijing ,100039, China |
| |
| Abstract: | |
| |
| Keywords: | FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
