| 低功耗全加器的电路设计 |
| |
| 引用本文： | 张爱华,夏银水.低功耗全加器的电路设计[J].浙江大学学报(理学版),2008,35(5):534-537. |
| |
| 作者姓名： | 张爱华 夏银水 |
| |
| 作者单位： | 宁波大学,电路与系统研究所,浙江,宁波,315211 |
| |
| 基金项目： | 国家自然科学基金，浙江省自然科学基金人才培养专项资助项目，浙江省宁波市自然科学基金 |
| |
| 摘 要： | 在对现有全加器电路研究分析的基础上,提出了基于传输管逻辑的低功耗全加器.所建议的电路采用对称结构平衡电路延迟,削减了毛刺,降低了功耗.采用TSMC 0.24 μm CMOS工艺器件参数情况下,对所设计的低功耗全加器进行PSPICE模拟.模拟结果表明,在3.3 V和1.8 V电源电压下,与已发表的全加器相比,所建议的全加器电路功耗改进可分别高达58.3%和60.8%.
|
| 关 键 词： | 低功耗 全加器 传输晶体管 |
Low-power design for full adder circuits |
| |
| ZHANG Ai-hua,XIA Yin-shui.Low-power design for full adder circuits[J].Journal of Zhejiang University(Sciences Edition),2008,35(5):534-537. |
| |
| Authors: | ZHANG Ai-hua XIA Yin-shui |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《浙江大学学报(理学版)》浏览原始摘要信息 |
| 点击此处可从《浙江大学学报(理学版)》下载免费的PDF全文 |
|
