| 一种基于时间域的4倍插值高能效Flash ADC |
| |
| 引用本文： | 刘建伟,姜俊逸,叶雅倩,杨曼琳,王鹏,王育新,付晓君,李儒章.一种基于时间域的4倍插值高能效Flash ADC[J].微电子学,2022,52(4):519-524. |
| |
| 作者姓名： | 刘建伟 姜俊逸 叶雅倩 杨曼琳 王鹏 王育新 付晓君 李儒章 |
| |
| 作者单位： | 模拟集成电路国家级重点实验室, 重庆 400060; 中国电子科技集团公司 第二十四研究所, 重庆 400060 |
| |
| 基金项目： | 模拟集成电路国家级重点实验室基金资助项目(6142802190101) |
| |
| 摘 要： | 采用65 nm CMOS工艺,基于时间域4倍插值技术,设计了一款6位3.4 GS/s Flash ADC。该插值技术可以将N位Flash ADC的比较器数量从传统的2N-1减少到2N-2。与传统插值技术不同,该技术利用简单的SR锁存器有效地实现了4倍插值因子,而无需额外的时钟和校准硬件开销,在插值阶段只需要校准2N-2个比较器的失调电压。在不同的工艺角、电源电压和温度(PVT)下,SR锁存器中的失调电压不超过±0.5 LSB。该ADC的采样频率达到3.4 GS/s,其在Nyquist输入时的ENOB达到5.4位,在1 V电源下消耗12.6 mW的功耗,其Walden FoM值为89 fJ/(conv·step)。
|
| 关 键 词： | Flash ADC 时间比较器 4倍时间域内插技术 SR锁存器 |
| 收稿时间： | 2021/6/15 0:00:00 |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
| 点击此处可从《微电子学》下载免费的PDF全文 |
|
