| 基于Verilog HDL语言的全自动洗衣机控制器的设计与仿真 |
| |
| 引用本文： | 陈飞云.基于Verilog HDL语言的全自动洗衣机控制器的设计与仿真[J].上海应用技术学院学报,2017,17(3):257-261. |
| |
| 作者姓名： | 陈飞云 |
| |
| 作者单位： | 上海应用技术大学 计算机科学与信息工程学院, 上海200235 |
| |
| 摘 要： | 介绍了基于Verilog HDL语言的全自动洗衣机控制系统的设计与仿真.分析洗衣机每个洗衣步骤,抽象出加水、洗涤、漂洗、甩干等状态,建立有限状态机,并确定状态机的状态转换条件和输入输出信号;利用Verilog HDL硬件描述语言进行模块代码开发设计;通过QuartersⅡ软件和Modelsim软件进行编译和仿真,产生相应的仿真波形,以直观的形式辅佐结论.利用现场可编程门阵列(Field Programmable Gate Array,FPGA)教学实验箱进行功能验证,结果证明所设计的洗衣机控制器能够实现洗衣过程的自动控制,具有很强的实用性.
|
| 关 键 词： | 洗衣机控制系统 Verilog HDL语言 有限状态机 现场可编程门阵列 |
| 收稿时间： | 2016/9/18 0:00:00 |
Design and Simulation of Automatic Intelligent Washing MachineController Based on Verilog HDL |
| |
| CHEN Feiyun.Design and Simulation of Automatic Intelligent Washing MachineController Based on Verilog HDL[J].Journal of Shanghai Institute of Technology: Natural Science,2017,17(3):257-261. |
| |
| Authors: | CHEN Feiyun |
| |
| Institution: | School of Computer Science and Information Engineering, Shanghai Institute of Technology,Shanghai 200235, China |
| |
| Abstract: | |
| |
| Keywords: | washing machine control system Verilog HDL finite state machine field programmable gate array (FPGA) |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《上海应用技术学院学报》浏览原始摘要信息 |
| 点击此处可从《上海应用技术学院学报》下载免费的PDF全文 |
