|
|||||
|
|
| 用于0.5μm 门阵列的存储器宏单元构成方法 | |
| 引用本文： | 睦觉,孙伯祥.用于0.5μm 门阵列的存储器宏单元构成方法[J].电子与封装,2002,2(6):43-47. |
| 作者姓名： | 睦觉 孙伯祥 |
| 摘 要： | <正> 1 前言随着微细加工技术的进展,门阵列在高性能、高集成方面向前飞速发展着。最近发表了一些可搭载门规模为100K 门以上的大规模、全面敷设型门阵(SOG)。在此状况下,我们(NTT 电子技术设计部、NTTLSI 研究所)开发了面向通信用 LSI 的0.5μm250k 门 CMOS 门阵列。本文以高速、高集成度为特点的电路、设汁布局技术为中心,阐述大规模门阵列中必需的存储宏单 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |